L'emballage semi-conducteur est passé de conceptions traditionnelles de PCB 1D à la liaison hybride 3D de pointe au niveau de la plaquette. Cette progression permet un espacement d'interconnexion dans la gamme de micron à un chiffre, avec des bandelettes allant jusqu'à 1000 Go / s, tout en maintenant une efficacité énergétique élevée. Au cœur des technologies avancées d'emballage semi-conducteur se trouvent l'emballage 2.5D (où les composants sont placés côte à côte sur une couche intermédiaire) et l'emballage 3D (qui implique d'empiler verticalement des puces actives). Ces technologies sont cruciales pour l'avenir des systèmes HPC.
2.5D La technologie d'emballage implique divers matériaux de couche intermédiaire, chacun avec ses propres avantages et inconvénients. Les couches intermédiaires en silicium (Si), y compris les plaquettes de silicium entièrement passives et les ponts de silicium localisés, sont connus pour fournir les meilleures capacités de câblage, ce qui les rend idéales pour l'informatique haute performance. Cependant, ils sont coûteux en termes de matériaux et de fabrication et de limitations de visage dans la zone d'emballage. Pour atténuer ces problèmes, l'utilisation de ponts de silicium localisés augmente, utilise stratégiquement le silicium où une fonctionnalité fine est critique tout en abordant les contraintes de la zone.
Les couches intermédiaires organiques, en utilisant des plastiques moulées en fan-out, sont une alternative plus rentable au silicium. Ils ont une constante diélectrique inférieure, ce qui réduit le retard RC dans le package. Malgré ces avantages, les couches intermédiaires organiques ont du mal à atteindre le même niveau de réduction des caractéristiques d'interconnexion que l'emballage à base de silicium, limitant leur adoption dans les applications informatiques à haute performance.
Les couches intermédiaires de verre ont suscité un intérêt significatif, en particulier après le récent lancement d'Intel de l'emballage de véhicules d'essai à base de verre. Glass offre plusieurs avantages, tels que le coefficient réglable d'expansion thermique (CTE), la stabilité de grande dimension, les surfaces lisses et plates, et la possibilité de soutenir la fabrication du panneau, ce qui en fait un candidat prometteur pour les couches intermédiaires avec des capacités de câblage comparables au silicium. Cependant, à part les défis techniques, le principal inconvénient des couches intermédiaires de verre est l'écosystème immature et le manque actuel de capacité de production à grande échelle. À mesure que l'écosystème mûrit et que les capacités de production s'améliorent, les technologies basées sur le verre dans l'emballage semi-conducteur peuvent voir une croissance et une adoption supplémentaires.
En termes de technologie d'emballage 3D, la liaison hybride sans bosse Cu-Cu devient une technologie innovante de premier plan. Cette technique avancée réalise des interconnexions permanentes en combinant des matériaux diélectriques (comme SiO2) avec des métaux intégrés (Cu). La liaison hybride Cu-Cu peut obtenir des espacements inférieurs à 10 microns, généralement dans la gamme de micron à un chiffre, représentant une amélioration significative par rapport à la technologie de micro-bombardement traditionnelle, qui a des espaces de bosses d'environ 40 à 50 microns. Les avantages de la liaison hybride comprennent une augmentation des E / S, une bande passante améliorée, un empilement vertical 3D amélioré, une meilleure efficacité énergétique et une réduction des effets parasites et une résistance thermique en raison de l'absence de remplissage inférieur. Cependant, cette technologie est complexe à fabriquer et a des coûts plus élevés.
Les technologies d'emballage 2.5 et 3D englobent diverses techniques d'emballage. Dans l'emballage 2.5D, selon le choix des matériaux de couche intermédiaire, il peut être classé en couches intermédiaires à base de silicium, à base d'organiques et à base de verre, comme le montre la figure ci-dessus. Dans l'emballage 3D, le développement de la technologie de micro-bombe vise à réduire les dimensions d'espacement, mais aujourd'hui, en adoptant une technologie de liaison hybride (une méthode de connexion Cu-Cu directe), des dimensions d'espacement à un chiffre peuvent être obtenues, marquant des progrès significatifs dans le domaine.
** Tendances technologiques clés à regarder: **
1. ** Les plus grandes zones de couche intermédiaire: ** idtechex prédisaient auparavant qu'en raison de la difficulté des couches intermédiaires de silicium dépassant une limite de taille de réticule 3X, les solutions de pont de silicium 2,5D remplaceraient bientôt les couches intermédiaires de silicium comme choix pour les puces HPC d'emballage. TSMC est un fournisseur majeur de couches intermédiaires de silicium 2.5D pour NVIDIA et d'autres développeurs de HPC de premier plan comme Google et Amazon, et la société a récemment annoncé la production de masse de son Cowos_L de première génération avec une taille de réticule de 3,5x. IDTechex s'attend à ce que cette tendance se poursuive, avec d'autres progrès discutés dans son rapport couvrant les principaux acteurs.
2. ** Emballage au niveau du panneau: ** L'emballage au niveau du panneau est devenu un objectif important, comme le souligne l'exposition de semi-conducteurs internationaux de Taiwan 2024. Cette méthode d'emballage permet d'utiliser des couches intermédiaires plus grandes et aide à réduire les coûts en produisant plus de packages simultanément. Malgré son potentiel, des défis tels que la gestion des warpages doivent encore être relevés. Son importance croissante reflète la demande croissante de couches intermédiaires plus grandes et plus rentables.
3. ** Couches intermédiaires de verre: ** Le verre émerge comme un fort matériau candidat pour atteindre un câblage fin, comparable au silicium, avec des avantages supplémentaires tels que le CTE réglable et une fiabilité plus élevée. Les couches intermédiaires de verre sont également compatibles avec l'emballage au niveau du panneau, offrant le potentiel de câblage à haute densité à des coûts plus gérables, ce qui en fait une solution prometteuse pour les futures technologies d'emballage.
4. ** HBM HYBRID BOLLING: ** La liaison hybride en cuivre 3D (CU-CU) est une technologie clé pour réaliser des interconnexions verticales à hauteur ultra-fin entre les puces. Cette technologie a été utilisée dans divers produits de serveurs haut de gamme, y compris AMD EPYC pour SRAM et CPU empilés, ainsi que dans la série MI300 pour empiler les blocs CPU / GPU sur les matrices d'E / S. La liaison hybride devrait jouer un rôle crucial dans les futures avancées HBM, en particulier pour les piles DRAM dépassant les couches 16 ou 20 Hi.
5. ** Dispositifs optiques co-emballés (CPO): ** Avec la demande croissante de débit de données et d'efficacité énergétique plus élevés, la technologie d'interconnexion optique a attiré une attention considérable. Les dispositifs optiques co-emballés (CPO) deviennent une solution clé pour améliorer la bande passante d'E / S et réduire la consommation d'énergie. Par rapport à la transmission électrique traditionnelle, la communication optique offre plusieurs avantages, notamment une atténuation du signal plus faible sur de longues distances, une sensibilité à la diaphonie réduite et une bande passante significativement augmentée. Ces avantages font du CPO un choix idéal pour les systèmes HPC à forte intensité de données et économes en énergie.
** Marchés clés à regarder: **
Le marché principal stimulant le développement des technologies d'emballage 2.5D et 3D est sans aucun doute le secteur informatique haute performance (HPC). Ces méthodes d'emballage avancées sont cruciales pour surmonter les limites de la loi de Moore, permettant plus de transistors, de mémoire et d'interconnexions dans un seul package. La décomposition des puces permet également une utilisation optimale des nœuds de processus entre différents blocs fonctionnels, tels que la séparation des blocs d'E / S des blocs de traitement, améliorant encore l'efficacité.
En plus de l'informatique à haute performance (HPC), d'autres marchés devraient également réaliser la croissance grâce à l'adoption de technologies d'emballage avancées. Dans les secteurs 5G et 6G, des innovations telles que les antennes d'emballage et les solutions de puces de pointe façonneront l'avenir des architectures du réseau d'accès sans fil (RAN). Les véhicules autonomes en bénéficieront également, car ces technologies soutiennent l'intégration des suites de capteurs et des unités informatiques pour traiter de grandes quantités de données tout en garantissant la sécurité, la fiabilité, la compacité, la gestion de l'énergie et la gestion thermique et la rentabilité.
L'électronique grand public (y compris les smartphones, les montres intelligentes, les appareils AR / VR, les PC et les postes de travail) se concentre de plus en plus sur le traitement de plus de données dans des espaces plus petits, malgré un accent plus accent sur le coût. L'emballage avancé semi-conducteur jouera un rôle clé dans cette tendance, bien que les méthodes d'emballage puissent différer de celles utilisées dans HPC.
Heure du poste: octobre-07-2024